DIALOG(R) File 352: Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

009135736

Image available

WPI Acc No: 1992-263174/199232

XRAM Acc No: C92-117379 XRPX Acc No: N92-201240

Thin-film semiconductor circuit prodn. for display panel – includes forming circuit on film-covered substrate bonding second substrate to

circuit-formed face and etching covering film NoAbstract

Patent Assignee: NIPPON TELEGRAPH & TELEPHONE CORP (NITE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4178633 A 19920625 JP 90306269 A 19901114 199232 B

Priority Applications (No Type Date): JP 90306269 A 19901114

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4178633 A 6 G02F-001/136

Title Terms: THIN; FILM; SEMICONDUCTOR; CIRCUIT; PRODUCE; DISPLAY; PANEL; FORMING; CIRCUIT; FILM; COVER; SUBSTRATE; BOND; SECOND; SUBSTRATE;

CIRCUIT; FORMING; FACE; ETCH; COVER; FILM; NOABSTRACT

Derwent Class: L03; P81; U14

International Patent Class (Main): G02F-001/136 International Patent Class (Additional): H01L-027/12

File Segment: CPI; EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03813533

Image available

FORMATION OF SEMICONDUCTOR CIRCUIT

PUB. NO.:

04-**178633** [JP 4178633 A]

PUBLISHED:

June 25, 1992 (19920625)

INVENTOR(s): KATO KINYA

NAKAZAWA KENJI

SUYAMA SHIRO

TANAKA KEIJI

SAKAI SHIGENOBU

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

02-306269 [JP 90306269]

FILED:

November 14, 1990 (19901114)

INTL CLASS:

[5] G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: P, Section No. 1436, Vol. 16, No. 495, Pg. 20,

October 14, 1992 (19921014)

ABSTRACT

PURPOSE: To allow the transfer of circuits without using a costly polishing device by sticking a 1st substrate which is formed of the circuits with a 1st film or the 1st film and at least one layer of a 2nd film to a 2nd substrate on the side where the above-mentioned circuits are formed to each other, then etching away the 1st film and transferring the circuits onto the 2nd substrate.

CONSTITUTION: A molybdenum film is first deposited at the 1st film 12 on the 1st substrate 11 consisting of Si. An SiO(sub 2) film is then deposited as the 2nd film 13 thereon and thereafter, TFTs 17 formed by using a-Si as well as picture element electrodes 18 consisting of ITO (indium tin oxide) and wirings consisting of A1 are formed thereon to produce an active matrix 14. An adhesive 15 of, for example, an epoxy system is then applied on the matrix 14 and a PET film is stuck as the 2nd substrate 16 onto the circuits. The assembly is thereafter immersed into hydrogen peroxide and the molybdenum film 12 is completely removed by etching. Finally, the 1st substrate 11 is completely peeled and the above-mentioned circuits are completed.

卵日本国特許庁(JP)

卯特許出願公開

@ 公 闊 特 許 公 報 (A)

平4-178633

MInt. Cl. 5

識別記号

庁内發理番号

❷公開 平成4年(1992)6月25日

G 02 F 1/136 500 В 9018-2K 7514-4M

H 01 L 29/78 9056-4M

3 1 1 Α×

審査誦求 未請求 請求項の致 1 (全6頁)

69発明の名称 半導体回路の形成方法

> 噸 平2−308269 204年

颐 平2(1990)11月14日 29出

東京都千代田区内幸町1丁目1番6号 日本電信缸話株式 驞 矢 明 者 加 蓝 @発 会社内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 中 沢 盁 四発 明 者 会社内

東京都千代田区内幸町1丁目1番6号 日本管信電話株式 史 朗 @発 明 者 ൊ Ш

会社内 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 明 考 四発

会社内

願 人 日本電信亞話株式会社 仍出 四代 理 人

弁理士 中村 純之助

最終頁に続く

20

1. 発明の名称

半収体回路の形成方法

2. 特許約束の巡囲

!. 第1の収、または第1の収および少なくと も1点の第2の以を介して回路を形成した銅1の 甚板を上記回路を形成した倒で昇 2 の碁板に扱り 合わせたのち、上記録1の口をエッチングにより 除去することにより上記回路を上記第2の益板上 に伝做することを特碌とする半切体回路の形成方

3 . 発明の群幻な説明

【登録上の利用分録】

太亮明は半辺体回路の形成方法に係り、特に、 基板の材質に勧約のない半心体回路の形成方法に 関する.

〔従炎の技祭〕

波呂ディスプレイ (LCD) に代安される母型 で低消費包力の平面型設示費配(ディスプレイ) の研究関系が盛んである。これらのディスプレイ

では、配想が形成された苔板、または高姿示品質 を得るために、磁動数子(アモルファスSi双尿 トランジスタ(a-Si TFT)や多結島Si 邔以トランジスタ(poly−Si TFT))を作 り込んだアクティブマトリクス凸板が必要であり、 配想やアクティブマトリクスが形成される凸板材 料にはガラスが用いられるのが一般的であった。 しかし、ガラスではその耐急過度に閉的があり、 上記配担や超価段子の選作に大きな制約を取して いた。すなわち、安価なガラスの耐熱温度は疑し て低く、また能効点子に恩路質を与えるアルカリ 金尽の含存が遊けられない。このため、不純物含 有が少なく、耐感概配の高い安価なガラス芸板の 昭晃が邳尉されているが、これらの豆水を冷たす ガラスの関系がままならない。一方、ガラス茲板 を用いるとその刚性のためディスプレイを未収用 時に小さく折り登んでおくことができない河風が むことができるフレキシブル茲板を用いたディス プレイの出羽が特望されている。

特開平4-178633(2)

基板の制的を取り除く技術としては、1988年のインターナショナル エレクトロン デバイスミーティング (International Electron Device Heeting (IEDM)) にデバイス伝像技術が 観告されている (ケイ・スミヨシ(K. Sumiyoshi) 他、「デバイス レイア トランスファード ポリーシリコン ティーエフティー アレイ フォー ハイ レゾルーション リキッド クリスタル プロジェクター("DEVICE LAYER TRANSFERED POLY-Si TFT ARRAY FOR HIGH RESOLUTION LIQUID CRYSTAL PROJECTOR")」、アイイーディーエム(IEDM)89、p.165、1989)。

(祭明が邸抉しようとする邸園)

上記の技机はSi 哲板上に口化以(Si O. 図)を介してアクティブマトリクスを選作したのち、別の恐板と駆り合わせ、その殺Si 哲板を研印工程で除去するものである。研印工程ではSi よりSi O. の研印違底が小さいため、Si O. が現われたところで研印を止めることができ、健長としてSi 哲板上に形成したデバイスを別の恋板上に

いる。この以のエッチング迎配が大会く、40年した回路、デバイスや超板に対してこの以を選択的 に除去できれば回路、デバイスの伝像が可能である。

すなわち、本恩別の半町体国路の形成方法は、第1の以、または第1の以および少なくとも1月の第2の以を介して国路を形成した第1の話板を上記回路を形成した例で到2の悲極に張り合わせたのち、上記録1の以をエッチングにより除去することにより上記国路を上記録2の悲伝上に伝口することを報磁とする。

(作用)

本名明では、国際を形成する恐族に耐急組取が 高い遺転や、国際には珍しを与える管理を含まな い恐板を用いることができ、悲観の知効を少なく することができる。また、国際を医域するのに、 発来技術のように登録を行わなくて許むので、コ ストの高い研放整理が不用であり、かつ同僚のな いフレキシブル延振に暖碌しようとする恐合も否 板が歪形する同口もない。

本祭明の目的は、上記回口を紹袂し、 茲板に対する関約のない回路の低位方法を提供することにある。

(口風を貸款するための手段)

本発明は、基板上に形成した回路と基板との間 に介在させた口をエッチングで除去する方法を用

(異粒例)

塞炸好1

録1日(a)~(f)は、本発明の半収体回路の形成方法の第1の契約例の工程原面圏である。本政的内では、例えば4インチ径のS(の第1の時板上に回路としてアクティブマトリクスを形成し、ポリエチレンテレフタレート(PET)の第2の話板上に毎日した例を示す。



特開平4-178633(3)

板16としてPET鼠を回路上に受り合わせる。 その他、過控化水和水中に設設し、(e)に示す ようにモリブデン取12をエッチングする。この とき、エッチング直配を向上させるためエッチン グ波は加熱した。このようにしてエッチングを迫 行させてモリブデン取12を完全に除去し、最後 に(f)に示すように対1の基板11が完全にほ れれば完成する。

こののち、この基板(32の5数16)と対向 図組を形成したPETからなる対向器板を移分子 分改図被品を挟んで扱り付け、ディスプレイを完成させた。このディスプレイを設示させたところ、ガラス基板上に形成したのと同等な設示特性が得られることを配図した。また、このディスプレイはフレキシブル性があり、 和度な曲げには励えられることが分かった。 したがって、 未使用時には小さく折り登むことができるディスプレイを実現することができる。

寒煦例 2

実質例1のモリブデン照12の代わりにモリブデン照形成時に資訊を含むしたガスでスパッタしたモリブデン図を用いた。このため、モリブデン図を用いた。このため、モリブデン図はロ環を高温度に含んでいる。 砂環を高温度に含むモリブデン図はモリブデン図より過敏化水器 水でのエッチング遊取が大きい。その後の工器は突縮例1と同位とした。この第4、第1図(e)でのモリブデン図の励去がきわめて高速度に行われる効果があった。 神性では全く同じであった。

突囟例3

炙粒例1の貸1の貸1 2 として、モリブデン以

の代わりにCaF。(発化カルシウム) 駆を用いた。この材料は単端 BSi 基板上にエピタキシャル成長させることができる。本実 MMではエピタキシャル成長させることができる。本実 MMではエピタキシャル成長させた Si をエピタキシャル成長させた Si を MMではエピタキシャル成長させた Si を MMではエピタキシャル成長させた Si を MMでは MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMでは、「MMのでは、MMのでは、「MMのでは、MMのでは、MMのでは、MMのでは、「MMのでは、MM

安缸例 4

図2図(a)は、本契切の口4の窓口例を示す図、 知2回(b)は、 図2図(a)の段部拡大所面圏である。 窓口例1で逆べた手法で多数のSi 恭振を口1の務板41としてその上にアクティブマトリクスを図作し、これらを録2図(a)に示

すようにPETの頃2の恋板42上に短り合わせた。その後、突縮例1と同様にしてアクティブマトリクスを弱2の恋板上42に伝達した。その後、第2図(b)に示すように、フォトブロセスによリスルーホール43を関ロし、その後金図点を増和し、フォトプロセスを用いて各アクティブマトリクスを設設する金口配筒44とした。この結果、個々のアクティブマトリクスを完成できた。

こののち、この凸板(類2の凸板42)と対向 可数を形成したPETからなる対向凸板を紹分子 分は型包凸を絞んで型(り付け、ディスプレイを完 成させた。このディスプレイを設示させたところ、 設示物性が得られることを口口した。

スルーホール43と配包44の形成は低温で行えるため、PET拡板(42)のような耐熱紅度の低い匹板上でも同回なく行うことができた。また、配恩の形成はスクリーン印刷でも可能であった。

このように、回路を分割して形成し、それらを

特別平 4-178633(4)

大面和基板上に低低することにより、容易に大面 和基板上に大規程な回路を形成できる。このむ合、 分割された回路は大面和基板に到り合わせる前に 個別の試験により辺別でき、良品のみを低低する ことができるので、大規模回路の図遺歩程まりを 上げることができる。

実施例 5

記を行わなくて許むので、コストの高い研算数型が不用であり、低コスト化を迎成でき、かつ同性のないフレキシブル基板に伝像しようとする場合も基板が変形する同風もない。

本現明の主旨は、容易にエッチング除去できる 第1の以を第1の匹板上に形成し、その上に回路 を形成したのち、母2の抵板と蛩り合わせたのち、 511の以を飲去することにより、 回路を512の苔 板上に低位することである。 672の釘は611の口 が回路超作時に抵償を受けるのを防止するもので ある。したがって、本碧明の主旨を逸風しない隠 りにおいて紅々の変更が可能なことは言うまでも なく、上記臭意例において、例えば囲品としてa -Si TFT、poly-Si TFTやエピタキシ ャル成長させたSi瓜を用いたアクティブマトリ クス、国協国路を示したが、データバッファ回口 5の回路であってもよい。□2の以については SiO.以の他にSiNx似切を用いることができ る。校り別は用途によって忍べばよく、何以の想 殴もないことは明らかである。

ディスプレイを完成させ、 収示値作が窮忍できた。 寒粒例 6

類4図は、本製明の類6の実施例を示す図である。実的例:で述べたのと同様な手法でSi艿板を類:の芸板としてその上にpolyーSiでnチャネルTFT61を形成し、同じく他のSi甚板上にpチャネルTFT62を形成した。これらを第4回に示すようにガラスの類2の悲板63に伝達し、交換例4の方法で相特形MOS(CMOS)回路を行成するように接欠した。この回路を疑敗したところ、CMOS団作することが配認できた。このように、一辺の工程で製作すると工程が招載となるCMOS回路を、nチャネルとpチャネ

以上風明したように、上記各段範例では、国路を形成する否板に国品紅紋が高い芸術や、国路に瓜珍草を与える白質を含まない芸板を用いることができ、芸術の関めを少なくすることができる。また、回路を伝媒するのに、健療技術のように研

ル部分に分似して形成し、底瓜して回路を心成す

ることにより、工電が草縛化できる。

(発明の効果)

以上に限明したように、本発明は高値な研心整理を使用することなく回路を伝域できるので、低コスト化が超越できる。また、回路を分倒して形成し、それらを大面和否板上に伝媒することにより、容易に大規図路を形成できる。このとき、分割された回路は個別の試験であるのできる。とはの過少をできないできる。となるのできるととなるとなるとなるとなるという。 C M O S 回路を n チャネルと p チャネルの分に 分倒して形成し、伝収してきる。

4. 図面の触草な説明

第1図(a)~(f)は、本界明の半辺体回路の形成方法のほ1の突紅例の工程所可図、毎2図(a)は、本界明の録4の段型例を示す図、ほ2図(b)は、第2図(a)の段節拡大所面図、ほ3図は、本界明のほ5の段粒例を示す図、第4図は、本界明の見6の容徴例を示す図である。



11、41、51、62…第1の基板

12…第1の裏

13…第2の展

14…アクティブマトリクス

15…接着剤


16.42、52、63…第2の基板

6 し…nチャネルTFT


62…pチャネルTFT

特許出顧人 日本電信電話株式会社 代理人弁理士 中 村 純 之 助

> 11… 第10条板 12… 第1 0 膜 13… 第2 9 膜 14… 77.7.7 7419.7 15… ቾ着材 16… 第20 基板 17…1FT 18… 圖素電格



特閒平4-178633 (6)



第1頁の続き

SInt. Cl. 5

識別記号

庁内整理番号

H 01 L 29/784

向 発明 者 酒 井

重 信

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内